စက်မှုသတင်းများ - အဆင့်မြင့်ထုပ်ပိုးနည်းပညာခေတ်ရေစီးကြောင်း

Semiconductor ထုပ်ပိုးမှုသည်ရိုးရာ 1D PCB ဒီဇိုင်းများမှအစဉ်အလာ 1D PCB ဒီဇိုင်းများမှအစွန်းရောက် 3D မျိုးစပ်နှောင်ကြိုးအထိဖြတ်တောက်ခြင်းကိုပြုလုပ်ခဲ့သည်။ ဤတိုးတက်မှုသည်တစ်နိုင်ငံလုံးအတိုင်းအတာဖြင့်ဖြတ်ကူးနိုင်သည့် Micron Range တွင်အငှားကူးယူခွင့်ပြုသည်။ အဆင့်မြင့်သော Semiconductor Packaging Technology ၏အဓိကတွင် 2.5D ထုပ်ပိုးခြင်း (အစိတ်အပိုင်းများကိုကြားခံအလွှာပေါ်တွင်ဘေးချင်းယှဉ်ထားသည့်) နှင့် 3D ထုပ်ပိုးမှု (ဒြပ်စင်များ၌အဖုံးများပါ 0 င်သည်) ။ ဤနည်းပညာများသည် HPC စနစ်များ၏အနာဂတ်အတွက်အလွန်အရေးကြီးသည်။

2 ။ Silicon (SI) ကြားခံအလွှာများအနေဖြင့်အပြည့်အဝ passive silicon silicon bridges များအပါအ 0 င်အလယ်အလတ်ကြားခံအလွှာများသည်အကောင်းဆုံးသောစွမ်းဆောင်ရည်အတွက်အကောင်းဆုံးသော 0 ီယာကြိုးစွမ်းရည်များပေးရန်လူသိများသည်။ သို့သော်၎င်းတို့သည်ထုပ်ပိုးခြင်း area ရိယာတွင်ပစ္စည်းများနှင့်ကုန်ထုတ်လုပ်မှုနှင့်မျက်နှာကန့်သတ်ချက်များနှင့် ပတ်သက်. အကုန်အကျများကြသည်။ ဤပြ issues နာများကိုလျှော့ချရန်ဒေသတွင်းဆီလီကွန်တံတားများအသုံးပြုခြင်းသည်ဒေသဆိုင်ရာကန့်သတ်ချက်များအားဖြေရှင်းနေစဉ်ကောင်းမွန်သောလုပ်ဆောင်နိုင်မှုမှာအလွန်အရေးကြီးသည်။

ပန်ကာမှပုံသွင်းသောပလတ်စတစ်ပစ္စည်းများကို အသုံးပြု. အော်ဂဲနစ်ကြားခံအလွှာများသည်ဆီလီကွန်အတွက်ကုန်ကျစရိတ်သက်သာသည့်နည်းလမ်းများဖြစ်သည်။ သူတို့မှာအနိမ့် dielectric စဉ်ဆက်မပြတ်အနိမ့်အမြင့်ဆုံးအနေဖြင့် RC နှောင့်နှေးမှုကိုလျော့နည်းစေသည်။ ဤအကျိုးကျေးဇူးများရှိသော်လည်းအော်ဂဲနစ်ကြားခံအလွှာများသည်တူညီသောအပြန်အလှန်ဆက်သွယ်မှုအလွှာများကိုဆီလီကွန်အခြေပြုထုပ်ပိုးမှုအနေဖြင့်တူညီသောစွမ်းဆောင်ရည်မြင့်ကွန်ပျူတာများကိုကန့်သတ်ထားသည်။

ဖန်သားပြင်ကြားခံအလွှာများသည်အထူးသဖြင့် Intel ၏လတ်တလောစမ်းသပ်မော်တော်ယာဉ်ထုပ်ပိုးခြင်းများပြုလုပ်ခဲ့သည့် Intel ၏လတ်တလောစမ်းသပ်မှုများပြုလုပ်ခဲ့သည်။ ဖန်ခွက်တိုးချဲ့မှု (CTE), မြင့်မားသောရှုထောင့်တည်ငြိမ်မှု, ချောချောမွေ့မွေ့မျက်နှာပြင်များ, သို့သော်နည်းပညာဆိုင်ရာစိန်ခေါ်မှုများ မှလွဲ. ဖန်သားကြားခံအလွှာများ၏အဓိကအားနည်းချက်မှာနုပျိုသောဂေဟစနစ်ဖြစ်ပြီးလက်ရှိထုတ်လုပ်မှုစွမ်းရည်မရှိခြင်းဖြစ်သည်။ ဂေဟစနစ်များနှင့်ထုတ်လုပ်မှုစွမ်းရည်တိုးတက်လာသည်နှင့်အမျှ Semiconductor ထုပ်ပိုးသည့်ဖန်အခြေပြုနည်းပညာများသည်နောက်ထပ်တိုးတက်မှုနှင့်မွေးစားခြင်းကိုတွေ့နိုင်သည်။

3D ထုပ်ပိုးသည့်နည်းပညာအရ Cu-Cu Bump-Limpled Hybrid Hybrid Bumping သည်ဆန်းသစ်တီထွင်မှုနည်းပညာတစ်ခုဖြစ်လာသည်။ ဤအဆင့်မြင့်နည်းပညာသည် dielectric ပစ္စည်းများ (Sio2 ကဲ့သို့ Sio2 ကဲ့သို့) ပေါင်းစပ်ထားသောသတ္တုများ (CU) နှင့်ပေါင်းစပ်ခြင်းဖြင့်အမြဲတမ်းဆက်သွယ်မှုကိုရရှိခဲ့သည်။ Cu-Cu Hybrid Bonding သည်နေရာလွတ် 10 ခုအောက်တွင်နေရာယူထားနိုင်ပြီးပုံမှန်အားဖြင့်တစ်နိုင်ငံလုံးအတိုင်းအတာဖြင့်မီ micron ranager များရှိနိုင်ပြီး, ဟိုက်ဘရစ်နှောင်ကြိုး၏အားသာချက်များမှာ I / O, တိုးမြှင့် bandwidth တိုးတက်လာခြင်း, 3D ဒေါင်လိုက် stacking တိုးတက်လာခြင်း, သို့သော်ဤနည်းပညာသည်ထုတ်လုပ်ရန်နှင့်ကုန်ကျစရိတ်ပိုမိုမြင့်မားသည်။

2.5D နှင့် 3D ထုပ်ပိုးသည့်နည်းပညာများသည်ထုပ်ပိုးနည်းစနစ်အမျိုးမျိုးကိုလွှမ်းခြုံထားသည်။ 2.5D ထုပ်ပိုးမှုတွင်အလယ်အလတ်တန်းစားအလွှာပစ္စည်းများအပေါ် မူတည်. ၎င်းကိုအထက်ပါပုံတွင်ပြထားတဲ့အတိုင်းဆီလီကွန်အခြေစိုက်, 3D ထုပ်ပိုးမှုတွင် micro-bump နည်းပညာဖွံ့ဖြိုးတိုးတက်မှုသည်မျိုးစပ်နှောင်ကြိုးနည်းပညာ (တိုက်ရိုက် Cu-cu connection method) ကိုကျင့်သုံးခြင်းအားဖြင့်ခြေလှမ်းအတိုင်းအတာကိုလျှော့ချရန်ရည်ရွယ်သည်။

** စောင့်ကြည့်ရန်အဓိကနည်းပညာဆိုင်ရာလမ်းကြောင်းများ - **

1 ။ ** ပိုကြီးတဲ့ကြားခံအလွှာဒေသများ - ** IDTECOEX areas ရိယာများ - 3x Redicle အရွယ်အစားကန့်သတ်ချက်များထက်ပိုသောဆီလီကူးကြားခံအလွှာများပိုမိုများပြားလာခြင်းကြောင့် Silicon Bridge Solutions သည် HPC ချစ်ပ်များထုပ်ပိုးရန်အတွက် Silicon ကြားခံအလွှာများကိုအစားထိုးလိမ့်မည်ဟုယခင်ကကြိုတင်ဟောကိန်းထုတ်ခဲ့သည်။ TSMC သည် Nvidia နှင့် Google နှင့် Amazon ကဲ့သို့သောအခြား ဦး ဆောင်သော HPC developers များအတွက် 2.5D ဆီလီကွန်ကြားခံအလွှာများဖြစ်သည်။ IDTECEEx သည်ဤလမ်းကြောင်းကိုဆက်လက်လုပ်ဆောင်ရန်မျှော်လင့်သည်။

2 ။ ** panel-level ထုပ်ပိုး: ** Taiwan International Semiconductor ပြပွဲတွင်မီးမောင်းထိုးပြသည့်အတိုင်း ** panel အဆင့်ထုပ်ပိုးမှုသည်သိသာထင်ရှားသောအာရုံစိုက်မှုဖြစ်လာသည်။ ဤထုပ်ပိုးနည်းလမ်းသည်ပိုမိုကြီးမားသောကြားခံအလွှာများကိုအသုံးပြုရန်ခွင့်ပြုထားပြီး package များပိုမိုများပြားစွာထုတ်လုပ်ခြင်းဖြင့်ကုန်ကျစရိတ်များကိုလျှော့ချရန်ခွင့်ပြုသည်။ ၎င်း၏အလားအလာကောင်းများရှိသော်လည်းစစ်ရေးစီမံခန့်ခွဲမှုကဲ့သို့သောစိန်ခေါ်မှုများကိုဖြေရှင်းရန်လိုအပ်သည်။ ၎င်း၏တိုးပွားလာသောထင်ပေါ်ကျော်ကြားမှုသည်ပိုမိုကြီးမားသောကုန်ကျစရိတ်သက်သာသည့်ကြားခံအလွှာများ 0 ယ်လိုအားကိုထင်ဟပ်စေသည်။

3 ။ ** ဖန်သားပြင်ကြားခံအလွှာများ - ** ဖန်ခွက်နှင့်နှိုင်းယှဉ်နိုင်သည့်ကောင်းမွန်သောဝါယာဆင်နှင့်နှိုင်းယှဉ်နိုင်သည့်ကောင်းမွန်သောဝါယာကြိုးများနှင့်နှိုင်းယှဉ်လျှင်အားကောင်းသောကိုယ်စားလှယ်လောင်းအဖြစ်ဖွဲ့စည်းပုံအခြေခံဥပဒေဖြစ်သည်။ ဖန်သားပြင်ကြားခံအလွှာများသည် panel အဆင့်ထုပ်ပိုးခြင်းနှင့်သဟဇာတဖြစ်သည်။ မြင့်မားသောသိပ်သည်းမှုဆိုင်ရာ 0 ါပွင့်များအတွက်အလားအလာများပြုလုပ်နိုင်သည်။

4 ။ ** HBM Hybrid Bombing: ** 3D Copper-cupper (Cu-Cu) Hyber-Cup (Cu-Cu) hyber-cu) hybrid bumping သည်ချစ်ပ်များအကြား Ultra - ဒဏ်ငွေအစေး internonnections ရရှိရန်အဓိကနည်းပညာဖြစ်သည်။ ဤနည်းပညာကို SRAM နှင့် CPU များရှိသည့် SRAM နှင့် CPU များရှိသည့် SRAM EPUs များအတွက် Mi300 စီးရီးများအပါအ 0 င် Mi300 စီးရီးများ၌ CPU / GPU လုပ်ကွက်များ၌ Mi300 စီးဆင်းမှုများကိုအသုံးပြုသည်။ Hybrid Bonding သည်အနာဂတ် HBM တိုးတက်မှုများတွင်အဓိကအခန်းကဏ် play မှပါ 0 င်ရန်မျှော်လင့်ရသည်။

5 ။ ** ပူးတွဲထုပ်ပိုး optical devices (CPO): ** ပိုမိုမြင့်မားသောအချက်အလက်များ throughput နှင့်စွမ်းအားထိရောက်မှုအတွက် 0 ယ်လိုအားတိုးများလာခြင်းနှင့်အတူ optical Intericonnonnect နည်းပညာသည်အတော်အတန်အာရုံစိုက်မှုရရှိခဲ့သည်။ ပူးတွဲထုပ်ပိုး optical devices (CPO) သည် i / o bandwidth ကိုတိုးမြှင့်ခြင်းနှင့်စွမ်းအင်သုံးစွဲမှုကိုလျှော့ချရန်အတွက်အဓိကသော့ချက်ဖြစ်သည်။ ရိုးရာလျှပ်စစ်ထုတ်လွှင့်ခြင်းနှင့်နှိုင်းယှဉ်လျှင် optical ဆက်သွယ်ရေးသည်နိမ့်ကျသောအချက်အချာကျသောအနိမ့်ပိုင်းတွင်နိမ့်ကျသောအနိမ့်ဆုံးမှုများကိုလျှော့ချခြင်း, ဤကောင်းကျိုးများသည် COPHETTS သည်ဒေတာအထူးကြပ်မတ်စွမ်းအင်ထိရောက်သော HPC စနစ်များအတွက်အကောင်းဆုံးရွေးချယ်မှုဖြစ်သည်။

** စောင့်ကြည့်ရန်အဓိကစျေးကွက်များ - **

အဓိကစျေးကွက် 2.5D နှင့် 3D ထုပ်ပိုးသည့်နည်းပညာများဖွံ့ဖြိုးတိုးတက်ရေးအတွက်အဓိကစျေးကွက်များမှာစွမ်းဆောင်ရည်မြင့်မားသောကွန်ပျူတာကဏ် sector (HPC) ကဏ် sector ဖြစ်သည်မှာသေချာသည်။ Moore ၏ဥပဒေ၏ကန့်သတ်ချက်များကိုကျော်လွှားခြင်းအတွက်ဤအဆင့်မြင့်ထုပ်ပိုးမှုနည်းလမ်းများသည်အထုပ်တစ်ခုတည်းအတွင်းနှင့်အော့ဂိုး၏ဥပဒေများပိုမိုများပြားလာခြင်း, စိတ်ပျက်လက်ပျက်များ၏ပြိုကွဲမှုသည် I / O လုပ်ကွက်များကိုခွဲထုတ်ခြင်းမှပြုလုပ်နိုင်ခြင်း,

စွမ်းဆောင်ရည်မြင့်ကွန်ပျူတာ (HPC) အပြင်အခြားစျေးကွက်များသည်လည်းအဆင့်မြင့်ထုပ်ပိုးသည့်နည်းပညာများကိုလက်ခံကျင့်သုံးခြင်းမှတစ်ဆင့်တိုးတက်မှုရရှိရန်မျှော်လင့်ရသည်။ 5G နှင့် 6G ကဏ် sectors များတွင်ထုပ်ပိုးခြင်းနှင့်ဖြတ်တောက်ခြင်း - ဖြတ်တောက်ခြင်း - ဖြတ်တောက်ခြင်းအစုအဝေးတို့၏အနာဂတ်အတွက်ဆန်းသစ်တီထွင်မှုများသည်ကြိုးမဲ့ဆက်သွယ်ရေးကွန်ယက် (RAN) ဗိသုကာများ၏အနာဂတ်ကိုပုံဖော်လိမ့်မည်။ ဤနည်းပညာများသည်လုံခြုံစိတ်ချရသော, ယုံကြည်စိတ်ချရမှု,

Consumer Electronics (စမတ်ဖုန်းများ, စမတ်နာရီများ, ar / vr device များ, PC များနှင့် Workstations များအပါအ 0 င်) ကုန်ကျစရိတ်ကိုပိုမိုကောင်းမွန်သောနေရာများတွင်ပိုမိုကောင်းမွန်သောနေရာများဖြင့်ပိုမိုကောင်းမွန်သောနေရာများဖြင့်ပိုမိုကောင်းမွန်သောနေရာများဖြင့်ပိုမိုကောင်းမွန်သောနေရာများဖြင့်ဆက်လက်လုပ်ဆောင်ရန်ပိုမိုအာရုံစိုက်လာကြသည်။ အဆင့်မြင့်သော Semiconductor ထုပ်ပိုးခြင်းသည်ဤလမ်းကြောင်းသစ်တွင်အဓိကအခန်းကဏ် playing မှပါ 0 င်မည်ဖြစ်ပြီးထုပ်ပိုးခြင်းနည်းလမ်းများသည် HPC ရှိထုပ်ပိုးနည်းများကွဲပြားနိုင်သည်။